FORMATION OF SEMICONDUCTOR CIRCUIT

Patent number:

JP4178633

Publication date:

1992-06-25

Inventor:

KATO KINYA; NAKAZAWA KENJI; SUYAMA SHIRO;

TANAKA KEIJI; SAKAI SHIGENOBU

Applicant:

NIPPON TELEGRAPH & TELEPHONE

Classification:

- international:

(IPC1-7): G02F1/136; H01L27/12; H01L29/784


- european:

Application number: JP19900306269 19901114 Priority number(s): JP19900306269 19901114

Report a data error here

Abstract of JP4178633

PURPOSE:To allow the transfer of circuits without using a costly polishing device by sticking a 1st substrate which is formed of the circuits with a 1st film or the 1st film and at least one layer of a 2nd film to a 2nd substrate on the side where the above-mentioned circuits are formed to each other, then etching away the 1st film and transferring the circuits onto the 2nd substrate. CONSTITUTION:A molybdenum film is first deposited at the 1st film 12 on the 1st substrate 11 consisting of Si. An SiO2 film is then deposited as the 2nd film 13 thereon and thereafter, TFTs 17 formed by using a-Si as well as picture element electrodes 18 consisting of ITO (indium tin oxide) and wirings consisting of A1 are formed thereon to produce an active matrix 14. An adhesive 15 of, for example, an epoxy system is then applied on the matrix 14 and a PET film is stuck as the 2nd substrate 16 onto the circuits. The assembly is thereafter immersed into hydrogen peroxide and the molybdenum film 12 is completely removed by etching. Finally, the 1st substrate 11 is completely peeled and the above-mentioned circuits are completed.



Data supplied from the esp@cenet database - Worldwide

◎ 公開特許公報(A) 平4-178633

®Int. Cl. ⁵

識別記号

庁内整理番号

〇公開 平成4年(1992)6月25日

G 02 F 1/136 H 01 L 27/12 500 B 9018-2K 7514-4M 9056-4M

9056-4M H 01 L 29/78

東京都千代田区内幸町1丁目1番6号

3 1 1 A×

審査請求 未請求 請求項の数 1 (全6頁)

図発明の名称 半導体回路の形成方法

②特 願 平2-306269

②出 願 平2(1990)11月14日

⑩発明者 加藤 蓮 矢 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

@発明者中沢 憲二 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内 ⑫発 明 者 陶 山 史 朗 東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

@発明者 田中 敬二 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内

⑦出 願 人 日本電信電話株式会社

⑭代 理 人 弁理士 中村 純之助

最終頁に続く

明細書

1. 発明の名称

半導体回路の形成方法

2. 特許請求の範囲

1. 第1の膜、または第1の膜および少なくとも1層の第2の膜を介して回路を形成した第1の 基板を上記回路を形成した側で第2の基板に張り合わせたのち、上記第1の膜をエッチングにより除去することにより上記回路を上記第2の基板上に転載することを特徴とする半導体回路の形成方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体回路の形成方法に係り、特に、 基板の材質に制約のない半導体回路の形成方法に 関する。

〔従来の技術〕

液晶ディスプレイ(LCD)に代表される様型 で低消費電力の平面型表示装置(ディスプレイ) の研究開発が盛んである。これらのディスプレイ

では、配線が形成された基板、または髙表示品質 を得るために、能動素子(アモルファスSi薄膜 トランジスタ (a-Si TFT) や多結晶Si 薄膜トランジスタ (poly-Si TFT)) を作 り込んだアクティブマトリクス基板が必要であり、 配線やアクティブマトリクスが形成される基板材 料にはガラスが用いられるのが一般的であった。 しかし、ガラスではその耐熱温度に制約があり、 上記配線や能動素子の製作に大きな制約を課して いた。すなわち、安価なガラスの耐熱温度は概し て低く、また能動業子に悪影響を与えるアルカリ 金属の含有が避けられない。このため、不純物含 有が少なく、耐熱温度の高い安価なガラス基板の 開発が要請されているが、これらの要求を満たす ガラスの開発がままならない。一方、ガラス基板 を用いるとその剛性のためディスプレイを未使用 時に小さく折り畳んでおくことができない問題が あった。したがって、未使用時には小さく折り畳 むことができるフレキシブル基板を用いたディス プレイの出現が待望されている。

基板の制約を取り除く技術としては、1989 年のインターナショナル エレクトロン デバイス ミーティング (International Electron Device Meeting (IEDM)) にデバイス転載技術が 報告されている (ケイ・スミヨシ(K. Sumiyoshi) 他、「デバイス レイア トランスファード ポリ ーシリコン ティーエフティー アレイ フォー ハ イ レゾルーション リキッド クリスタル プロジ ェクター("DEVICE LAYER TRANSFERED POLY-Si TFT ARRAY FOR HIGH RESOLUTION LIQUID CRYSTAL PROJECTOR")」, アイイーディーエム (IEDM)89, p.165, 1989)。

[発明が解決しようとする課題]

上記の技術はSi基板上に酸化膜(SiO,膜)を介してアクティブマトリクスを製作したのち、別の基板と張り合わせ、その後Si基板を研磨工程で除去するものである。研磨工程ではSiよりSiO,の研磨速度が小さいため、SiO,が現われたところで研磨を止めることができ、結果としてSi基板上に形成したデバイスを別の基板上に

いる。この膜のエッチング速度が大きく、製作した回路、デバイスや基板に対してこの膜を選択的 に除去できれば回路、デバイスの転載が可能であ る。

すなわち、本発明の半導体回路の形成方法は、第1の膜、または第1の膜および少なくとも1層の第2の膜を介して回路を形成した第1の基板を上記回路を形成した側で第2の基板に張り合わせたのち、上記第1の膜をエッチングにより除去することにより上記回路を上記第2の基板上に転載することを特徴とする。

〔作用〕

本発明では、回路を形成する基板に耐熱温度が高い基板や、回路に悪影響を与える物質を含まない基板を用いることができ、基板の制約を少なくすることができる。また、回路を転載するのに、従来技術のように研磨を行わなくて済むので、コストの高い研磨装置が不用であり、かつ剛性のないフレキシブル基板に転載しようとする場合も基板が変形する問題もない。

本発明の目的は、上記問題を解決し、基板に対する制約のない回路の転載方法を提供することにある。

[課題を解決するための手段]

本発明は、基板上に形成した回路と基板との間に介在させた膜をエッチングで除去する方法を用

〔実施例〕

実施例1

第1図(a)~(f)は、本発明の半導体回路の形成方法の第1の実施例の工程断面図である。本実施例では、例えば4インチ径のSiの第1の基板上に回路としてアクティブマトリクスを形成し、ポリエチレンテレフタレート(PET)の第2の基板上に転載した例を示す。

まず、第1図(a)に示すように、Siの第1の基板11上に第1の膜12としてモリブデン膜を約1μm堆積する。次いで、(b)に示すように、製作工程中にモリブデン膜12が酸化性雰囲気に曝されないよう、第2の膜13としてSiO・膜を堆積したのち、通常のアクティブマトリクス製作法でa-Siを用いたTFT17およびITO(酸化インジウム錫)の画素電極18、A1の配線を形成し、アクティブマトリクス14を製作する。次いで、(c)に示すように、例えばエポキシ系の接着剤15をアクティブマトリクス14上に塗布し、(d)に示すように第2の基

板16としてPET膜を回路上に張り合わせる。 その後、過酸化水素水中に浸漉し、(e)に示す ようにモリブデン膜12をエッチングする。この とき、エッチング速度を向上させるためエッチン グ液は加熱した。このようにしてエッチングを 行させてモリブデン膜12を完全に除去し、最後 に(f)に示すように第1の基板11が完全に離 れれば完成する。

ここでモリブデンを第1の膜12に用いたのは 酸化性雰囲気に弱く、過酸化水素水への浸漬によ り容易にエッチング除去できること、過酸化水素 水はSi、SiO・、A1、ITO等アクティブ マトリクス製作に用いた材料を全くエッチングし ないため、きわめて高い選択エッチング性を有す るためである。また、第2の膜13を設けたのは、 モリブデン膜12がアクティブマトリクス製作時 に酸化性雰囲気に直接曝されないようにするため である。

こののち、この基板(第2の基板 1 6)と対向 電極を形成した P E T からなる対向基板を高分子

の代わりにCaF、(弗化カルシウム)膜を用いた。この材料は単結晶Si基板上にエピタキシャル成長させることができ、さらにCaF、上にSiをエピタキシャル成長させることができる。本実施例ではエピタキシャル成長させたSi膜をTFTの活性層として用いてフクティブマト要をでした。第2の基板とした。CaF、は希釈弗酸で容易にエッチングでき、実施例1および2と同様にアクティブマトリクスを第2の膜1および2と同様にアクティブマトリクスを第2の膜1および2と同様にできる。本実施例では、第2の膜13(SiO,膜)は形成しなかった。その後の工程は実施例1と同様にしてディスプレイを製作した。その結果、表示特性が得られることを確認した

宴旅例 4

第2図(a)は、本発明の第4の実施例を示す 図、第2図(b)は、第2図(a)の要部拡大断 面図である。実施例1で述べた手法で多数のSi 基板を第1の基板41としてその上にアクティブ マトリクスを製作し、これらを第2図(a)に示 分散型被晶を挟んで張り付け、ディスプレイを完成させた。このディスプレイを表示させたところ、ガラス基板上に形成したのと問等な表示特性が得られることを確認した。また、このディスプレイはフレキシブル性があり、適度な曲げには耐えられることが分かった。したがって、未使用時には小さく折り畳むことができるディスプレイを実現することができる。

実施例2

実施例1のモリブデン膜12の代わりにモリブブン膜形成時に酸素を含有したガスでスパッタしたモリブデン膜を用いた。このため、モリブデン膜は酸素を高濃度に含んでいる。酸素を高濃度に含むモリブデン膜はモリブデン膜より過酸化水梨水でのエッチング速度が大きい。その後の工程は実施例1と同様とした。この結果、第1図(e)でのモリブデン膜の除去がきわめて高速度に行われる効果があった。特性等は全く同じであった。

実施例3

実施例1の第1の膜12として、モリブデン膜

すようにPETの第2の基板42上に張り合わせた。その後、実施例1と同様にしてアクティブマトリクスを第2の基板上42に転載した。その後、第2図(b)に示すように、フォトプロセスによりスルーホール43を開口し、その後金属膜を堆積し、フォトプロセスを用いて各アクティブマトリクスを接続した大面積のアクティブマトリクスを完成できた。

こののち、この基板(第2の基板42)と対向 電極を形成したPETからなる対向基板を高分子 分散型液晶を挟んで張り付け、ディスプレイを完 成させた。このディスプレイを表示させたところ、 表示特性が得られることを確認した。

スルーホール43と配線44の形成は低温で行えるため、PET基板(42)のような耐熱温度の低い基板上でも問題なく行うことができた。また、配線の形成はスクリーン印刷でも可能であった

このように、回路を分割して形成し、それらを

大面積基板上に転載することにより、容易に大面積基板上に大規模な回路を形成できる。この場合、分割された回路は大面積基板に張り合わせる前に個別の試験により選別でき、良品のみを転載することができるので、大規模回路の製造歩留まりを上げることができる。

実施例5

第3図は、本発明の第5の実施例を示す図である。実施例1で述べたのと同様な手法でSi基板を第1の基板51としてその上にシフトレジススを第1の基板51としてその上にシフトレジススをpoly-Si TFTで形成し、第3図に示すようにa-Si TFTを用いたアクティブマトリの基本54を形成したガラスの第2の基板52に転載した。その後、実施例4の基本がで、実施例1と同様な手法で駆動回路53とアクティブの動作を接続した。回路動作を対す、駆動をとりがアクティブで、実施例1と同様ないの信号がアクティブ。実施例1と同様に

磨を行わなくて済むので、コストの高い研磨装置が不用であり、低コスト化を達成でき、かつ剛性のないフレキシブル基板に転載しようとする場合も基板が変形する問題もない。

本発明の主旨は、容易にエッチング除去できる 第1の膜を第1の基板上に形成し、その上に回路 を形成したのち、第2の基板と張り合わせたのち、 第1の膜を除去することにより、回路を第2の基 板上に転載することである。第2の膜は第1の膜 が回路製作時に損傷を受けるのを防止するもので ある。したがって、本発明の主旨を逸脱しない限 りにおいて種々の変更が可能なことは言うまでも なく、上記実施例において、例えば回路としてa - Si TFT, poly-Si TFTやエピタキシ ャル成長させたSi膜を用いたアクティブマトリ クス、駆動回路を示したが、データパッファ回路 等の回路であってもよい。第2の膜については SiO.膜の他にSiNx膜等を用いることができ る。接着剤は用途によって選べばよく、何等の制 限もないことは明らかである。

ディスプレイを完成させ、表示動作が確認できた。 実施例 6

第4図は、本発明の第6の実施例を示す図である。実施例1で述べたのと同様な手法でSi茎板を第1の基板としてその上にpolyーSiでnチャネルTFT61を形成し、同じく他のSi茎板上にpチャネルTFT62を形成した。これらを第4図に示すようにガラスの第2の基板63に転載し、実施例4の方法で相補形MOS(CMOS)回路を構成するように接続した。この回路を試験したところ、CMOS動作することが確認できた。このように、一連の工程で製作すると工程が複雑となるCMOS回路を、nチャネルとpチャネル部分に分割して形成し、転載して回路を構成す

以上説明したように、上記各実施例では、回路を形成する基板に耐熱温度が高い基板や、回路に 悪影響を与える物質を含まない基板を用いること ができ、基板の制約を少なくすることができる。 また、回路を転載するのに、従来技術のように研

ることにより、工程が単純化できる。

[発明の効果]

4. 図面の簡単な説明

第1図(a)~(f)は、本発明の半導体回路の形成方法の第1の実施例の工程断面図、第2図(a)は、本発明の第4の実施例を示す図、第2図(b)は、第2図(a)の要部拡大断面図、第3図は、本発明の第5の実施例を示す図、第4図は、本発明の第6の実施例を示す図である。

11、41、51、62…第1の基板

12…第1の膜

13…第2の膜

14…アクティブマトリクス

15…接着剤


16、42、52、63…第2の基板


6 1 … n チャネルTFT

6 2 ··· p チャネルTFT

特許出顧人 日本電信電話株式会社 代理人弁理士 中村 純之助

> 11…第1の基板 12…第1の膜 13…第2の膜 14…第2の膜 15…接着材 15…第2の基板 17…1FT 18…画素電極





第1頁の続き

®Int. Cl. ⁵

識別記号

庁内整理番号

H 01 L 29/784

@発明者 酒井

重 信

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 会社内